本帖最后由 n805 于 2015-12-19 22:06 编辑 / V; ?, z! {3 F" e8 L
+ G+ S! E3 F$ o o0 v2 q! G( \
注:这里讨论的花屏现象是在主机、卡带完好的情况发生的,并非故障引起。而且是一部分近年生产的国产dao版卡在原装机(或早期组装机)上特有的现象。正版卡以及早期生产的dao版卡是没有此现象的。+ Y6 N6 n. b/ m7 R7 z
写这篇文章的缘由:
" I4 h- w& q" |: w前段时间网友zythappy曾经发帖阐述了一些近年生产的游戏卡在原装或兼容FC主机上运行花屏的原因:
" A- M+ a: i2 u3 L由于卡带未按标准生产,将卡座第17脚/OE信号线悬空,造成了花屏现象,并提供了改造游戏卡使之兼容于原装机的有效方法。但遗憾的是还有一些‘黑豆卡’根本无法找到/OE信号输入线,也就无法改造了。
2 J5 R& ]' E0 ]! n) j$ p后来在其它网友处听说花屏是由于机器上原来安装的74LS373速度过慢,更换日本原装的HD74LS373P、TI的SN74LS373N、仙童的DM74LS373会改善甚至完全消除花屏现象(在UA6528上,对于原装PPU 2C02还是不行)。
- @) d5 d6 _9 w. i; A对此本人已经验证确实更换TI的SN74LS373N会极大改善花屏现象,但仍不完美。5 a% z& D6 A1 F
既然是芯片的速度太慢,那更换更高速的芯片不就行了么?想当然的我就有了这个想法,查阅了各公司的逻辑芯片数据表,发现AHC、ALS系列的ic速度更快,其传播延迟时间只有LS系列的1/3,于是上网购买了SN74AHC373N、SN74AHCT373N和SN74ALS373AN三种芯片,收到快递后高高兴兴的取出并安装到机器上,结果出乎意料的是使用了超高速的IC并没有改善花屏现象,反而更严重。
3 L) p, Z' \. ]2 N到此时我对与“373速度过慢造成/OE悬空卡花屏”的观点开始持怀疑态度,可惜搜遍了网络也没又找到任何关于此类问题的讨论,所以我决定自己将事情弄清楚,在查阅了大量文献及做了相关实验之后便有了本文。$ U4 A' }0 e, N/ u* s
闲话不再多叙,下面开始讨论实质问题:' y5 A2 f$ k+ i9 Q5 w7 i S
理论上的分析:' l% }6 { \* R7 M1 U
要想弄清楚为什么卡带的/OE输入端悬空就会花屏,就必须弄清楚PPU访问VRAM或CHR-ROM的过程,所以就得了解PPU的时序。2 R. S. H! z3 K' z. Y6 F
NTSC制式的FC主机其主频为21.47727MHZ,PPU的实际运行频率为主频的4分频,即5.3693175MHZ,所以PPU的时钟周期长度为186.24ns,由于PPU的数据总线与地址总线的低8位使用相同的8根线路,所以访问内存得使用2个时钟周期,并且与锁存器74x373配合才可以。
/ N2 E; \) H/ T" i1 s9 _PPU正常访问CHR-ROM的过程是这样的:- [/ x+ S/ [& ], b4 L; `
在第一周期开始时,PPU输出全部的14位地址信息A0~A13,A13为卡带上CHR-ROM的选通信号/CS。ALE信号线输出一个持续时间为半个时钟周期的正脉冲(93.12ns),为将地址的低8位锁存到锁存器74x373做准备,PPU输出的/WE、/OE信号全部为高电平。在时间经过93.12ns后,ALE信号的正脉冲结束,并在其下降沿触发74x373的锁存动作。在余下的93.12ns时间里,各输出端信号保持不变,所以74x373芯片有90多ns的时间将地址的低8位锁存,数据表中74ls373的data setup time只有5ns,hold time 也只有20ns,所以时间是足够的。
9 f; R2 O0 Y, f& D! U$ d" N 第二周期开始时,PPU的/OE端输出低电平,使PPU的总线转入输入状态;使CHR-ROM芯片的8条数据线开始输出数据,PPU的ALE输出则保持低电平直到整个周期结束,使锁存器一直保持在第一周期存入的低8位地址信息,以便CHR-ROM寻址。由于不知道PPU输入数据时的上升/下降时间,假定20ns吧,那么CHR-ROM有至少160ns的时间从高阻转为输出状态,这时间要求还是十分宽松的。PPU访问ROM或Vram的周期为372.48ns,所以花屏跟内存的速度没什么关系(大多数FC主机都配的120ns的内存)。
. C: Y: d4 u. ]7 U$ C各位看文字比较晕的话下面有张时序图:& v# d% l. R9 |8 |6 W1 g5 l
: `, S( t: Q) f: y7 y我们再来看看会花屏的这些卡带的情况:
5 W! ~) u$ I) n3 Z) y" ^2 R这些卡带的CHR-ROM或CHR-RAM的/OE输入端都是直接与GND相连的,就是永久低电平,那么当CHR-ROM或CHR-RAM在接到/CS信号都就会立即输出数据,由上面的时序分析得知/CS信号是在第1周期就发出的,而此时CPU正在向总线输出地址信息,总线上的设备在同一时刻只能有1个输出,其它只能输入或脱开总线,多个设备同时输出就造成了总线冲突,破坏了传输给锁存器的地址信息,最后读出的信息当然也就是不正确的了。打个比方说,这就像多人使用对讲机一样,同一时刻只能1人在说话,否则谁也不能听清了。. N, G2 a* {" p8 g+ \
至此真相大白,原来是总线冲突惹的祸。那么一部分卡带上面可以找到CHR-ROM或CHR-RAM的/OE输入端改造,没有/OE的豆卡怎么办?有没有修改主机的方案彻底解决不兼容现象呢?答案是肯定的。
9 f0 d% N" c* K解决方案的探讨:& K ^) U. ^ N. L4 R( N% [
根据上面的理论分析,我们可以添加额外电路实现以正确的时序控制卡带的CHR-ROM/RAM输出。; K& _* C7 Q+ T2 Y9 O. Y# a, K; D7 ^7 \( @8 g
要实现这个目标我们需要1个8位双向总线收发器和几个控制信号来控制:PPU输出的A13(给CHR-ROM的/CS信号)、/OE、/WE信号。2 M6 N7 `. _* I1 H+ o S) J
74HC245是8位双向总线收发器,它有2个控制端,DIR和/OE,当/OE为高电平,芯片连接的两端总线就为高阻状态,就能实现隔离功能,但是我们有3个控制信号控制是否隔离,所以还要理清这几个信号之间的逻辑关系,还要用到一些门电路来将3路信号最后变为输出1路还能达到我们的目的。 q' l2 B+ M }& e% O) E
几个来自PPU的信号与总线收发器的使能端的逻辑关系:4 N, w* v9 P+ u% |$ {% x& X: F
1.当PPU的A13信号为高电平时,要让74hc245将CHR-ROM脱离总线,不管其它信号如何,以其免干扰机内VRAM的操作。+ b& V: O7 f9 V/ |$ l
2.PPU的/OE信号是输出使能,所以当/OE和A13同为低电平时,要使74hc245将CHR-ROM挂在总线上输入数据; O% e) ~- n8 w
3.PPU的/WE信号是写入使能,所以当/WE和A13同为低电平时,要使74HC245将CHR-ROM挂在总线上让PPU向其输出数据。8 a/ k9 [7 I. l+ B/ S$ z
4.另外在读写周期的第1周期,PPU的/OE、/WE信号都为高电平,此时必须要使74HC245将CHR-ROM脱离总线,以免总线冲突。
+ y }7 @% R& L8 C0 z3 T--------------------------------+ F. f# r% r- u" R% q" S% [9 K
/OE、/WE信号可能同为高电平,却不可能同为低电平:可以不读也不写,但是不能同时既读又写。- \% x& n9 l" C$ G' v" h6 k2 B
使用PPU的/OE信号控制74hc245的传输方向,/OE为低时向总线传送数据,/OE为高时分2种情况,1是读写操作第一周期,/WE、/OE都为高电平,但此时74hc245处在高阻状态,所以传输方向无所谓。2是除第一种情况外,当PPU进行写操作时,/OE信号必定为高电平,使得74hc245的传输方向为总线向CHR-RAM传输数据。
% z" o1 e+ i" a& q/ W. n貌似挺复杂的逻辑关系哈,我的方案是使用2组或门及1组与门达成目标,U9、U10、U11就是后加入的电路,线路图如下:
0 @' w' z |1 q1 p1 t4 N2 ^7 V( b" V+ C% o. j1 P7 X u
解释一下:% Q% L1 F# v1 E( L j
74HC32为4组2输入OR Gate;74HC08为4组2输入AND Gate
) a+ V |5 \3 kA13为2组或门的公共线,当A13为高电平时,两路输出必定都为高电平,经过与门时输出也为高电平,满足上面逻辑关系的第1条
3 t8 S2 [/ C' m. S/ P, _) ^- Z: f0 G当A13为低电平时,OE也为低电平时,该支路输出低电平,而WE那条支路输出高电平,经过与门后输出低电平,满足上面逻辑关系的第2条。
8 l8 `+ }" q- E% u( J6 {; a5 H1 x当A13为低电平时,WE也为低电平时,该支路输出低电平,而OE那条支路输出高电平,经过与门后输出低电平,满足上面逻辑关系的第3条/ s3 B/ C4 S5 r' K* n. |6 F
当OE和WE都为高电平时,同样两路输出必定都为高电平,经过与门时输出也为高电平,满足上面逻辑关系的第4条
+ t" V6 s: A. W. W不知各位高手们有没有更好的方案,我现在的方案至少要3片IC才能达成目标,或许应该用PLD做这些逻辑?
3 I, i9 Z! w+ u0 R5 P电路连接时要划断主板上到卡座26、27、28、29、60、59、58、57这8跟引脚的连线,飞线连接电路。
. A& _( ?' b2 Q下面是实验:3 r4 @6 o4 Z6 ^: H5 }8 H
由于手里没有74hc32,74hc08,74hc245,就把上面的逻辑简化成单向传输,74hc245就用74ls373代替(只能是单向),门电路用74ls139代替。: E$ b# X' w5 ^* p
: Y; q% Q$ o# K0 `( H/ f) K$ \焊接图:. {0 u0 p! z+ s" @; v0 e5 B- y
右下角面包板上的IC就是上图中的IC9和IC10,右边插座上插的是GD74LS373,也是花屏没商量的3732 P) v9 j! h$ f! u' F
( l- n* b/ u& k" `
机器上插的373用的是S74LS373N,传说中的花屏冠军:# o- O I$ z. m5 Z' D
这个373之前花屏厉害,由于线路板已割断,复原麻烦,就用另一机器说明问题,下图是另一机器使用S74ls373N的运行照片:
! w/ p0 U* }2 w, G8 T0 ~; C; ^" w* ]/ K4 H- d B, E7 E
花的厉害。$ o2 q) T2 X+ l7 @ u
, I3 e3 X" {5 G4 p' C2 _
下面用刚刚改造完的机器运行一下:; ^. Z* J. D! w- n! [
: O2 N4 l3 i& X) f8 j
7 ~7 T8 {. d; ]+ z. f: w7 N嘿嘿,完全没有花屏了(屏幕下方那个蓝点是LED指示灯的反光),看来我的理论是正确的,只是现在用的器件只能实现单向通讯,不能支持带有CHR-RAM的卡带。6 g! }+ D; J% v% }" F4 E
仍存在的问题:
" G8 L5 e+ i$ V! \% x7 e9 x) f3 F. C* s- 目前从理论上分析了主机与某些卡带不兼容的原因,但是还有个问题没有解决,就是不能解释在更换某品牌的锁存器373后总线冲突没有影响正确寻址的原因,我没有示波器等设备,无法知道实际情况到底发生了什么,希望有条件的朋友能分析一下实际运行时情况。0 G) P P6 q4 p% F- n S
我猜测可能是不同品牌的芯片的电气性能的不同(比如输入端电流大小不同导致上升/下降时间不等)造成不同的效果,但没有决定性的证据,在芯片的数据表上无法看出区别,仅是猜测。- m, q( L$ x: v+ Z
- 另外改造主机的方案还是比较麻烦的,我舍得割断主板上的连线,各位看官舍得对你的机器动刀么?还需要至少3片芯片,对于某些主机(比如原装机)的机壳,很难找到足够空间安装额外的芯片、电路板,也许重新设计整块PCB是比较好的方案吧。
0 q8 J) x( F1 g, J2 ]# }- R
/ }& v- P0 \( p0 |1 \写在最后:
5 D; m5 Y; Y5 b2 i也希望各路高手前来拍砖,欢迎不同观点和不同的解决方案。
- w0 C5 k* }. B; T) G0 l还有提醒各位一句:改造有风险,没有把握切莫动手!+ \" t1 r' e' H2 B8 y9 c
==================================
7 }, m. T% C. ?' y6 s) SEOF/ ^" b! V, R* V
8 M. M+ P1 f8 e+ [6 f; t& x: }6 j5 Y7 R
[url] , |