本帖最后由 n805 于 2015-12-19 22:06 编辑
3 W6 D" ]& e. x* H- D# w! R5 u8 _. ]# t8 a# X, T# p( O
注：这里讨论的花屏现象是在主机、卡带完好的情况发生的，并非故障引起。而且是一部分近年生产的国产dao版卡在原装机（或早期组装机）上特有的现象。正版卡以及早期生产的dao版卡是没有此现象的。
1 h4 B4 y1 ?' |! k/ |6 _, B6 M% ~' N写这篇文章的缘由：
4 s0 Z/ t8 {1 O前段时间网友zythappy曾经发帖阐述了一些近年生产的游戏卡在原装或兼容FC主机上运行花屏的原因：
- W, W" `* T+ W5 O由于卡带未按标准生产，将卡座第17脚/OE信号线悬空，造成了花屏现象，并提供了改造游戏卡使之兼容于原装机的有效方法。但遗憾的是还有一些‘黑豆卡’根本无法找到/OE信号输入线，也就无法改造了。
& M( {2 Q: e3 f& D. z后来在其它网友处听说花屏是由于机器上原来安装的74LS373速度过慢，更换日本原装的HD74LS373P、TI的SN74LS373N、仙童的DM74LS373会改善甚至完全消除花屏现象（在UA6528上，对于原装PPU 2C02还是不行）。" c4 I8 V' [1 f+ K( S9 ]
对此本人已经验证确实更换TI的SN74LS373N会极大改善花屏现象，但仍不完美。
# R/ g7 F/ P6 E7 s既然是芯片的速度太慢，那更换更高速的芯片不就行了么？想当然的我就有了这个想法，查阅了各公司的逻辑芯片数据表，发现AHC、ALS系列的ic速度更快，其传播延迟时间只有LS系列的1/3，于是上网购买了SN74AHC373N、SN74AHCT373N和SN74ALS373AN三种芯片，收到快递后高高兴兴的取出并安装到机器上，结果出乎意料的是使用了超高速的IC并没有改善花屏现象，反而更严重。
7 J& s" g9 x7 }' j到此时我对与“373速度过慢造成/OE悬空卡花屏”的观点开始持怀疑态度，可惜搜遍了网络也没又找到任何关于此类问题的讨论，所以我决定自己将事情弄清楚，在查阅了大量文献及做了相关实验之后便有了本文。& a! A2 E8 c' Y$ Y1 e
闲话不再多叙，下面开始讨论实质问题：
2 \0 H$ C6 q Y7 B2 a" O4 \" Z
理论上的分析：
# v2 W' J4 ^9 w) ~/ G( B; x要想弄清楚为什么卡带的/OE输入端悬空就会花屏，就必须弄清楚PPU访问VRAM或CHR-ROM的过程，所以就得了解PPU的时序。# H4 h& M7 U+ O) P& E
NTSC制式的FC主机其主频为21.47727MHZ，PPU的实际运行频率为主频的4分频，即5.3693175MHZ，所以PPU的时钟周期长度为186.24ns，由于PPU的数据总线与地址总线的低8位使用相同的8根线路，所以访问内存得使用2个时钟周期，并且与锁存器74x373配合才可以。$ O; p$ k5 g' y1 ?
PPU正常访问CHR-ROM的过程是这样的：+ K! p. v. y8 e* S% ]- f8 G0 E
在第一周期开始时，PPU输出全部的14位地址信息A0~A13，A13为卡带上CHR-ROM的选通信号/CS。ALE信号线输出一个持续时间为半个时钟周期的正脉冲(93.12ns)，为将地址的低8位锁存到锁存器74x373做准备，PPU输出的/WE、/OE信号全部为高电平。在时间经过93.12ns后，ALE信号的正脉冲结束，并在其下降沿触发74x373的锁存动作。在余下的93.12ns时间里，各输出端信号保持不变，所以74x373芯片有90多ns的时间将地址的低8位锁存,数据表中74ls373的data setup time只有5ns，hold time 也只有20ns，所以时间是足够的。
* t. u% J1 P! u4 U9 K4 [ 第二周期开始时，PPU的/OE端输出低电平，使PPU的总线转入输入状态；使CHR-ROM芯片的8条数据线开始输出数据，PPU的ALE输出则保持低电平直到整个周期结束，使锁存器一直保持在第一周期存入的低8位地址信息，以便CHR-ROM寻址。由于不知道PPU输入数据时的上升/下降时间，假定20ns吧，那么CHR-ROM有至少160ns的时间从高阻转为输出状态，这时间要求还是十分宽松的。PPU访问ROM或Vram的周期为372.48ns，所以花屏跟内存的速度没什么关系（大多数FC主机都配的120ns的内存）。$ v6 N- a9 k+ E2 I5 G/ _
各位看文字比较晕的话下面有张时序图：
3 B8 w" P# u: q" }! o0 P; T8 N! @) y" B. H
我们再来看看会花屏的这些卡带的情况：1 Q6 h6 P0 V; a! w- J4 Y4 k4 y
这些卡带的CHR-ROM或CHR-RAM的/OE输入端都是直接与GND相连的，就是永久低电平，那么当CHR-ROM或CHR-RAM在接到/CS信号都就会立即输出数据，由上面的时序分析得知/CS信号是在第1周期就发出的，而此时CPU正在向总线输出地址信息，总线上的设备在同一时刻只能有1个输出，其它只能输入或脱开总线，多个设备同时输出就造成了总线冲突，破坏了传输给锁存器的地址信息，最后读出的信息当然也就是不正确的了。打个比方说，这就像多人使用对讲机一样，同一时刻只能1人在说话，否则谁也不能听清了。) x: B" |* r) Z. g
至此真相大白，原来是总线冲突惹的祸。那么一部分卡带上面可以找到CHR-ROM或CHR-RAM的/OE输入端改造，没有/OE的豆卡怎么办？有没有修改主机的方案彻底解决不兼容现象呢？答案是肯定的。 X8 @9 c0 ^! H+ f
解决方案的探讨：
% I7 H; B! a% l' }( D4 E根据上面的理论分析，我们可以添加额外电路实现以正确的时序控制卡带的CHR-ROM/RAM输出。' h9 z, i% k& {+ _
要实现这个目标我们需要1个8位双向总线收发器和几个控制信号来控制：PPU输出的A13(给CHR-ROM的/CS信号)、/OE、/WE信号。$ @% @8 P( {$ {
74HC245是8位双向总线收发器，它有2个控制端，DIR和/OE，当/OE为高电平，芯片连接的两端总线就为高阻状态，就能实现隔离功能，但是我们有3个控制信号控制是否隔离，所以还要理清这几个信号之间的逻辑关系，还要用到一些门电路来将3路信号最后变为输出1路还能达到我们的目的。) f* P' _; j0 t5 y) ^7 s2 i# q( O
几个来自PPU的信号与总线收发器的使能端的逻辑关系：& ^# x: I3 t+ Y! K! R5 O ]5 P: Q7 F5 w
1.当PPU的A13信号为高电平时，要让74hc245将CHR-ROM脱离总线，不管其它信号如何，以其免干扰机内VRAM的操作。
% |4 N% `7 n$ p" n* r# x [. v3 Z2.PPU的/OE信号是输出使能，所以当/OE和A13同为低电平时，要使74hc245将CHR-ROM挂在总线上输入数据；3 h, Y3 c- T- V2 }
3.PPU的/WE信号是写入使能，所以当/WE和A13同为低电平时，要使74HC245将CHR-ROM挂在总线上让PPU向其输出数据。- l" b5 U* E0 G- j0 ~$ M5 b1 D
4.另外在读写周期的第1周期，PPU的/OE、/WE信号都为高电平，此时必须要使74HC245将CHR-ROM脱离总线，以免总线冲突。8 u, b2 \( ]7 \. j) F- E% K) P. X
--------------------------------
9 ~9 z' Y0 z( U: S/OE、/WE信号可能同为高电平，却不可能同为低电平：可以不读也不写，但是不能同时既读又写。
6 d% a7 n/ f, H$ }' r2 q使用PPU的/OE信号控制74hc245的传输方向，/OE为低时向总线传送数据，/OE为高时分2种情况，1是读写操作第一周期，/WE、/OE都为高电平，但此时74hc245处在高阻状态，所以传输方向无所谓。2是除第一种情况外，当PPU进行写操作时，/OE信号必定为高电平，使得74hc245的传输方向为总线向CHR-RAM传输数据。% }! ^# Q; ?+ C/ E
貌似挺复杂的逻辑关系哈，我的方案是使用2组或门及1组与门达成目标，U9、U10、U11就是后加入的电路，线路图如下：
& E8 j, b- o$ e2 W5 C9 p& W; O2 c# C/ \' {
解释一下： o& w2 ~1 \9 [2 p9 u) v* f
74HC32为4组2输入OR Gate；74HC08为4组2输入AND Gate2 v/ r6 k- B; W
A13为2组或门的公共线，当A13为高电平时，两路输出必定都为高电平，经过与门时输出也为高电平，满足上面逻辑关系的第1条. w2 `3 g. z1 ~" q, V* T9 s
当A13为低电平时，OE也为低电平时，该支路输出低电平，而WE那条支路输出高电平，经过与门后输出低电平，满足上面逻辑关系的第2条。) p5 U% J$ T9 s/ _ n
当A13为低电平时，WE也为低电平时，该支路输出低电平，而OE那条支路输出高电平，经过与门后输出低电平，满足上面逻辑关系的第3条
/ Z8 E8 g# b6 f8 `( x1 B当OE和WE都为高电平时，同样两路输出必定都为高电平，经过与门时输出也为高电平，满足上面逻辑关系的第4条/ Q+ e/ D8 Q7 H& Q+ b
不知各位高手们有没有更好的方案，我现在的方案至少要3片IC才能达成目标，或许应该用PLD做这些逻辑？
5 a% N& s/ ~+ p- E8 E. W$ Q电路连接时要划断主板上到卡座26、27、28、29、60、59、58、57这8跟引脚的连线，飞线连接电路。; a7 K) r; t7 T6 W" H, S- w( t
下面是实验：
+ L8 L) E8 e q2 v$ [" O! w6 z, n由于手里没有74hc32,74hc08,74hc245,就把上面的逻辑简化成单向传输，74hc245就用74ls373代替（只能是单向），门电路用74ls139代替。& j' ]: A! I4 q: e. X
3 l1 m6 M+ n1 G: |
焊接图：
6 P* B6 Z: y: D2 j右下角面包板上的IC就是上图中的IC9和IC10，右边插座上插的是GD74LS373,也是花屏没商量的373
; N0 }: L- u0 t: U
, Z! b# c! s2 ~ n- g9 d机器上插的373用的是S74LS373N，传说中的花屏冠军：
7 x% V$ i% f- h! |% e W& b" `这个373之前花屏厉害，由于线路板已割断，复原麻烦，就用另一机器说明问题，下图是另一机器使用S74ls373N的运行照片：
6 f5 V- E" o2 V( Z" t* Z! ~5 D2 e0 W5 v( `. L! ]. x
花的厉害。
9 y! z _7 j$ \# V
# J* A0 N0 k9 G+ H下面用刚刚改造完的机器运行一下：
# ]$ j+ E7 ^8 k N9 b' O
1 m* i) B% K0 Z% m+ h9 N- s9 C: F) z
7 \8 ]; }9 B+ t0 q* D嘿嘿，完全没有花屏了（屏幕下方那个蓝点是LED指示灯的反光），看来我的理论是正确的，只是现在用的器件只能实现单向通讯，不能支持带有CHR-RAM的卡带。
& B9 t7 [- I: Z9 G仍存在的问题：
$ U& h k. c5 C) A4 W" S" d* R- 目前从理论上分析了主机与某些卡带不兼容的原因，但是还有个问题没有解决，就是不能解释在更换某品牌的锁存器373后总线冲突没有影响正确寻址的原因，我没有示波器等设备，无法知道实际情况到底发生了什么，希望有条件的朋友能分析一下实际运行时情况。
. i) G% n: k8 `0 \
我猜测可能是不同品牌的芯片的电气性能的不同（比如输入端电流大小不同导致上升/下降时间不等）造成不同的效果，但没有决定性的证据，在芯片的数据表上无法看出区别，仅是猜测。
) i1 v, s. N9 {6 l) D! o; F- 另外改造主机的方案还是比较麻烦的，我舍得割断主板上的连线，各位看官舍得对你的机器动刀么？还需要至少3片芯片，对于某些主机（比如原装机）的机壳，很难找到足够空间安装额外的芯片、电路板，也许重新设计整块PCB是比较好的方案吧。
P0 [1 ?2 N( d' H- ]+ ~; g: h
# J) c& T0 N- P K5 s# E" X
写在最后：
: q- ^' b" z* g8 @, M也希望各路高手前来拍砖，欢迎不同观点和不同的解决方案。
) _8 H+ k( v3 a: |还有提醒各位一句：改造有风险，没有把握切莫动手！
* ^& l6 ?; |# e1 E p# f% e==================================6 ~- D; `- x. u b
EOF
* h( u! p @/ A( w3 l8 s |1 e( T% S3 R5 X5 }6 R. x) K5 S# Z5 r
[url]  , |
闽公网安备35018102240098号 )![电玩DIY [ VG DIY ] - Video Game Do It Yourself](static/image/common/logo.png){kind=logo}
发表于 2014-9-29 10:12:33
发表于 2014-9-29 11:04:31